Programmable Logic Devices , ili PLD i složene Programmable Logic Devices , ili CPLD , integrirani krugovi – krugovi koji se sastoji od tranzistora , otpornika i kondenzatora izgrađene na jednoj mikročipa – u kojemmikročip mogu konfigurirati , ili programirane od strane korisnika . Kao i imena sugeriraju ,načelo razlika između PLD i CPLD je kompleksnost ; možete misliti na CPLD što više PLD blokova na jednom mikročipom . PLD

PLD se sastoji od niza combinational logičkih sklopova , ili vrata, i japanke . Kombinacija logički krugovi su sklopovi čiji izlaz ovisi u svakom trenutku na kombinacije njihovih ulaza ; japanke su krugovi koji imaju dvije stabilne uvjete , od kojih svaka odgovara jednom od dva alternativna ulaznih signala . Kombinacijski logički sklopovi i japanke su raspoređeni u potpunosti međusobno povezanih skupina poznata kao makrocentara , kao da jelogički izraz -izraz koji se procjenjuje da ni ” pravi” ili ” netočno ” – . Mogu se graditi unutar svake makroćelija

PLD Prednosti

najočitija prednost PLD preko CPLD je dajedan mikročip zahtijeva manje površine , žice i moć od više međusobno povezanih mikročipova . Nadalje ,PLD čip je namijenjen za fleksibilnost , pa ako je to potrebnoza promjenu logici to se može postići zamjenom PLD čip s drugom bez ožičenja sklop na kojije spojen čip . PLD čipovi su , u stvari ,prvi tip čipa koja je omogućila ova vrsta fleksibilnog logike dizajna u hardver .
CPLD

CPLD je logično više složeniji od PLD , ali ne mora nužno biti fizički veći . Za razliku od PLD , su macrocells unutar CPLD ne može biti u potpunosti međusobno povezani . Kao rezultat toga , iakoCPLD sadrži dovoljno kombinirana logičke sklopove i flip – flips podržati određene hardverske konfiguracije – barem u teoriji – to ne može podržati tu konfiguraciju u praksi
. CPLD Prednosti

povećana kompleksnost u CPLD bi se omogućilo da se programirati s više logičkih jednadžbi nego u PLD i zbog toga da se stavi na širi razne namjene . CPLD može se koristiti na isti način kao i PLD za jednostavne aplikacije poput dekodiranje adrese , ali se češće koristi za high – performance logika aplikacije , kao što su sekvenciranje snage , napon razini prijevod i mjerenja vremena . Kraće vrijeme power – up i vrijeme kašnjenja od CPLD čini bolje na drugu vrstu programabilni logički uređaj , poznat kao terenski – Programmable Gate polja ( FPGA ) , u mnogim aplikacijama .
< Br >